差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
zh:bit_ref [2018/06/23 07:58] admin |
zh:bit_ref [2019/10/06 23:07] (当前版本) |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | ~~NOTOC~~ | ||
| - | =====BIT外围硬件设计===== | ||
| - | 该页面介绍BIT的外围电路设计注意及适用范围。 | ||
| - | ---- | ||
| - | ====串口控制台（适用BIT3、BIT4、BIT5）==== | + | ======BIT外围硬件设计====== |
| + | |||
| + | ---- | ||
| + | ====MT7688启动模式相关引脚==== | ||
| + | 具体7688启动模式如下图： | ||
| + | {{ ::bootstrap.png?nolink |}} | ||
| + | ^ 描述 ^ 模组已做处理 ^ | ||
| + | | I2S_SDO | 4.7K下拉 | | ||
| + | | SPI_CS1 | 3B模式：4.7K下拉，4B模式：4.7K上拉 | | ||
| + | | SPI_CLK | 4.7K上拉 | | ||
| + | | SPI_MOSI | 4.7K下拉 | | ||
| + | | UART_TXD0 | 4.7K下拉 | | ||
| + | | UART_TXD1 | 4.7K上拉 | | ||
| + | <wrap hi>4B模式的BIT3由于核心板没有针对SPI_CS1上拉，所有需要底板设计时给SPI_CS1预留一个1K的上拉电阻。</wrap> | ||
| + | ---- | ||
| + | ====串口控制台（适用BIT3、BIT4）==== | ||
| 控制台UART_RX0设计时，外部请考虑上拉电阻到3.3V，例如10K、4.7K、3.3K等等。防止UART_RX0受到干扰情况下执行“命令”。 | 控制台UART_RX0设计时，外部请考虑上拉电阻到3.3V，例如10K、4.7K、3.3K等等。防止UART_RX0受到干扰情况下执行“命令”。 | ||
| + | ---- | ||
| ====免焊救砖（适用BIT3、BIT4、BIT5）==== | ====免焊救砖（适用BIT3、BIT4、BIT5）==== | ||
| 免焊救砖指的是如果UBOOT损坏了，我们就称板子变砖了，虽然几率极小，但也只能使用SPI编程器对板子进行“救砖操作” \\ | 免焊救砖指的是如果UBOOT损坏了，我们就称板子变砖了，虽然几率极小，但也只能使用SPI编程器对板子进行“救砖操作” \\ | ||
| 而免焊救砖指的是在不需要把FLASH芯片焊接下来的情况下，利用SPI编程器的<wrap hi>SPI接口</wrap>连接BIT模块的<wrap hi>SPI0对应管脚</wrap>进行救砖。 \\ | 而免焊救砖指的是在不需要把FLASH芯片焊接下来的情况下，利用SPI编程器的<wrap hi>SPI接口</wrap>连接BIT模块的<wrap hi>SPI0对应管脚</wrap>进行救砖。 \\ | ||
| BIT模块相较市面上其他模块，这部分特性把FLASH的供电独立了出来。推荐用户为了量产后维护方便，可以将SPI_MISO、SPI_MOSI、SPI_CLK、SPI_CS0、VDD_FLASH预留焊盘。 | BIT模块相较市面上其他模块，这部分特性把FLASH的供电独立了出来。推荐用户为了量产后维护方便，可以将SPI_MISO、SPI_MOSI、SPI_CLK、SPI_CS0、VDD_FLASH预留焊盘。 | ||
| + | |||
| + | ---- | ||
| ====VDD_FLASH供电（适用BIT3）==== | ====VDD_FLASH供电（适用BIT3）==== | ||
| <wrap hi>BIT4,BIT5的VDD_FLASH引脚无需用户处理</wrap> | <wrap hi>BIT4,BIT5的VDD_FLASH引脚无需用户处理</wrap> | ||
| - | ^ FLASH容量< =16MB \\ FLASH>=32MB且定制的4B地址模式 ^ FLASH>=32MB且定制的3B地址模式 ^ | + | ^ FLASH容量< =16MB ^ FLASH>=32MB，且4B地址模式 ^ FLASH>=32MB，且3B地址模式(该模式已经逐渐淘汰) ^ |
| - | | 3.3V电源经过低Vf二极管到VDD_FLASH，例如RB520S30 \\ {{ ::flashvdddiode.png?300 |}} | 按照最小系统推荐电路，通过CPURST_N信号和MOS、三极管组成FLASH断电电路 \\ {{ ::flashvdd.png?300 |}} | | + | | 3.3V电源经过低Vf二极管到VDD_FLASH，例如RB520S30 \\ {{ ::flashvdddiode.png?300 |}} | 3.3V电源经过低Vf二极管到VDD_FLASH，例如RB520S30 \\ {{ ::flashvdddiode.png?300 |}} \\ <wrap hi>CS1通过1K电阻拉高到3.3V电平</wrap> | 通过CPURST_N信号和MOS、三极管组成FLASH断电电路 \\ {{ ::flashvdd.png?300 |}} | |
| + | |||
| + | |||
| + | ---- | ||
| ====复位电路（适用BIT3）==== | ====复位电路（适用BIT3）==== | ||
| <wrap hi>BIT4,BIT5的CPURST_N引脚无需外部复位电路，可直接接复位按钮</wrap> | <wrap hi>BIT4,BIT5的CPURST_N引脚无需外部复位电路，可直接接复位按钮</wrap> | ||
| 行 29: | 行 46: | ||
| ^ 简易电容耦合设计（不适用于工业环境） ^ 变压器耦合设计 ^ | ^ 简易电容耦合设计（不适用于工业环境） ^ 变压器耦合设计 ^ | ||
| | 要点：RXI_P/N TXO_P/N为核心板引出的网口信号，需要5个0.1uF电容，4个50欧电阻，网口不带变压器，只用到网线的1，2，3，6。 \\ {{ ::capnet.png |}} | 要点：连接网络变压器或HR911105 ，中心抽头仅对地0.1uF电容即可。 \\ {{ ::net.png |}} | | | 要点：RXI_P/N TXO_P/N为核心板引出的网口信号，需要5个0.1uF电容，4个50欧电阻，网口不带变压器，只用到网线的1，2，3，6。 \\ {{ ::capnet.png |}} | 要点：连接网络变压器或HR911105 ，中心抽头仅对地0.1uF电容即可。 \\ {{ ::net.png |}} | | ||
| - | ====可能影响模块启动的PINS==== | ||
| - | * 要点2:如下PIN，保持上电时为外部电路外高阻态。 | ||
| - | |||
| - | ^ PIN ^ 描述 ^ | ||
| - | | A2 | I2S_SDO | | ||
| - | | A8 | SPI_CS1 | | ||
| - | | A9 | SPI_CLK | | ||
| - | | A11 | SPI_MOSI | | ||
| - | | B1 | UART_TXD0 | | ||
| - | | C6 | UART_TXD1 | | ||
| - | |||
| - | |||
| - | |||
| - | * WPS为用户按键（GPIO38），默认Uboot启动会检测此引脚电平，原理图设计请上拉到3.3V。 | ||
| - | * RF跳线电阻要紧挨C2引脚，可确保仅使 I-PEX端子时获得最佳性能。 | ||